Open Library - открытая библиотека учебной информации. Процессорные шины


Процессорная шина - это... Что такое Процессорная шина?

FSB (англ. Front side bus, переводится как «системная шина») — компьютерная шина, обеспечивающая соединение между x86-совместимым центральным процессором и внешним миром.

Как правило, современный персональный компьютер на базе x86-совместимого микропроцессора устроен следующим образом: микропроцессор через FSB подключается к системному контроллеру (обычно системный контроллер персонального компьютера называют «северным мостом», англ. North Bridge). Системный контроллер имеет в своём составе контроллер ОЗУ (в некоторых современных персональных компьютерах контроллер ОЗУ встроен в микропроцессор), а также контроллеры шин, к которым подключаются периферийные устройства. Получил распространение подход, при котором, к северному мосту подключаются наиболее производительные периферийные устройства, например, видеокарты с шиной PCI Express 16x, а менее производительные устройства (микросхема PCI) подключаются к т. н. «южному мосту» (англ. South Bridge), который соединяется с северным мостом специальной шиной. Набор из «южного» и «северного» мостов часто называют чипсетом (англ. chipset).

Таким образом, FSB работает в качестве магистрального канала между процессором и чипсетом.

Некоторые компьютеры имеют внешнюю кэш-память, подключенную через «заднюю» шину (англ. back side bus), которая быстрее, чем FSB, но работает только со специфичными устройствами.

Каждая из вторичных шин работает на своей частоте (которая может быть как выше, так и ниже частоты FSB). Иногда частота вторичной шины является производной от частоты FSB, иногда задаётся независимо.

Параметры FSB у некоторых микропроцессоров

Процессор частота FSB Тип FSB[1] Теоретическая пропускная способность
Pentium II 66 / 100 МГц GTL+ 533 / 800 МБ/с
Pentium III 100 / 133 МГц AGTL+ 800 / 1066 МБ/с
Pentium 4 100 / 133 / 200 МГц QPB 3200 / 4266 / 6400 МБ/с [2]
Pentium M 100 / 133 МГц QPB 3200 / 4266 МБ/с [2]
Pentium D 133 / 200 МГц QPB 4266 / 6400 МБ/с [2]
Pentium 4 EE 200 / 266 МГц QPB 6400 / 8533 МБ/с [2]
Intel Core 133 / 166 МГц QPB 4266 / 5333 МБ/с [2]
Intel Core 2 200 / 266 / 333 / 400 МГц QPB 6400 / 8533 / 10660 / 12800 МБ/с [2]
P6 100 / 133 МГц GTL+ 800 / 1066 МБ/с
NetBurst 100 / 133 / 166 / 200 / 266 / 333 МГц QPB 3200 / 4266 / 5333 / 6400 / 8533 / 10660 МБ/с [2]
Penryn 266 / 333 / 400 МГц QPB 8533 / 10660 / 12800 МБ/с [2]
100 / 133 МГц EV6 1600 / 2133 МБ/с [3]
Athlon XP 133 / 166 / 200 МГц EV6 2133 / 2666 / 3200 МБ/с [3]
Athlon 64/FX/600 / 800 / 1000 МГц 4800 / 6400 / 8000 МБ/с
900 / 1000 / 1250 МГц 7200 / 8000 / 10000 МБ/с

Замечания:

  1. ↑ Все типы системных шин (FSB) 64 разрядные.
  2. ↑ 1 2 3 4 5 6 7 8 процессоры Pentium 4, Pentium M, Pentium D, Pentium EE, Xeon, Intel Core и Intel Core 2 используют системную шину QPB (Quad Pumped Bus), передающую данные 4 раза за цикл.
  3. ↑ 1 2 процессоры Athlon и Athlon XP используют FSB, передающую данные два раза за цикл (англ. Double data rate)

Влияние на производительность компьютера

Частота процессора

Частота, на которой работает центральный процессор, определяется исходя из частоты FSB и коэффициента умножения.

Большинство современных процессоров имеют заблокированный коэффициент умножения, так что единственным способом разгона является изменение частоты FSB.

Память

До определённого момента в развитии компьютеров частота работы памяти совпадала с частотой FSB, на современных персональных компьютерах частоты FSB и шины памяти могут различаться. Обычно, частота памяти выше и задается делителями по отношению к FSB. Самый часто встречающийся делитель- 4:3.

Периферийные шины

На старых системах частоты шин ISA, PCI, AGP задавались в соотношении с FSB (изменение частоты FSB приводило к изменению частоты шины), на новых системах частоты для каждой шины задаются отдельно.

Wikimedia Foundation. 2010.

dic.academic.ru

3. Организация шин

Совокупность трактов, объединяющих между собой основные устройства ВМ (цен­тральный процессор, память и модули ввода/вывода), образует структуру взаи­мосвязей вычислительной машины.

Структура взаимосвязей должна обеспечивать обмен информацией между:

  • центральным процессором и памятью;

  • центральным процессором и модулями ввода/вывода;

  • памятью и модулями ввода/вывода.

Рис. 4.1. Информационные потоки в вычислительной машине

С развитием вычислительной техники менялась и структура взаимосвязей ус­тройств ВМ (рис. 4.2). На начальной стадии преобладали непосредственные связи между взаимодействующими устройствами ВМ. С появлением мини-ЭВМ, и осо­бенно первых микроЭВМ, все более популярной становится схема с одной общей шиной. Последовавший за этим быстрый рост производительности практически всех устройств ВМ привел к неспособности единственной шины справиться с возросшим трафиком, и ей на смену приходят структуры взаимосвязей на базе нескольких шин. Дальнейшие перспективы повышения производительности вы­числений связаны не столько с однопроцессорными машинами, сколько с много­процессорными вычислительными системами. Способы взаимосвязей в таких си­стемах значительно разнообразнее, и их рассмотрению посвящен один из разделов учебника. Возвращаясь к вычислительным машинам, более внимательно рассмот­рим вопросы, связанные с организацией взаимосвязей на базе шин.

Рис. 4.2. Эволюция структур взаимосвязей (ЦП — центральный процессор, ПАМ — модуль основной памяти, МВВ — модуль ввода/вывода)

Взаимосвязь частей ВМ и ее «общение» с внешним миром обеспечиваются си­стемой шин. Большинство машин содержат несколько различных шин, каждая из которых оптимизирована под определенный вид коммуникаций. Часть шин скры­та внутри интегральных микросхем или доступна только в пределах печатной платы. Некоторые шины имеют доступные извне точки, с тем чтобы к ним легко можно было подключить дополнительные устройства, причем большинство таких шин не просто доступны, но и отвечают определенным стандартам, что позволяет подсоединять к шине устройства различных производителей.

Чтобы охарактеризовать конкретную шину, нужно описать (рис. 4.3):

  • совокупность сигнальных линий;

  • физические, механические характеристики и электрические характеристики шины

  используемые сигналы арбитража, состояния, управления и синхронизации;

 

Рис. 4.3. Параметры, характеризующие шину

Шину образует набор коммуникационных линий, каждая из которых способна передавать сигналы, представляющие двоичные цифры 1 и 0. По линии может пе­ресылаться развернутая во времени последовательность таких сигналов. При со­вместном использовании несколько линий могут обеспечить одновременную (па­раллельную) передачу двоичных чисел. Физически линии шины реализуются в виде отдельных проводников, как полоски проводящего материала на монтажной плате либо как алюминиевые или медные проводящие дорожки на кристалле микросхемы.

Операции на шине называют транзакциями. Основные виды транзакций — транзакции чтения и транзакции записи. Если в обмене участвует устройство вво­да/вывода, можно говорить о транзакциях ввода и вывода, по сути эквивалентных транзакциям чтения и записи соответственно. Шинная транзакция включает в себя две части: посылку адреса и прием (или посылку) данных.

Когда два устройства обмениваются информацией по шине, одно из них долж­но инициировать обмен и управлять им. Такого рода устройства называют ведущи­ми (bus master). В компьютерной терминологии «ведущий» — это любое устрой­ство, способное взять на себя владение шиной и управлять пересылкой данных. Ведущий не обязательно использует данные сам. Он, например, может захватить управление шиной в интересах другого устройства. Устройства, не обладающие возможностями инициирования транзакции, носят название ведомых (bus slave). В принципе к шине может быть подключено несколько потенциальных ведущих, но в любой момент времени активным может быть только один из них: если не­сколько устройств передают информацию одновременно, их сигналы перекрыва­ются и искажаются. Для предотвращения одновременной активности нескольких ведущих в любой шине предусматривается процедура допуска к управлению ши­ной только одного из претендентов (арбитраж). В то же время некоторые шины допускают широковещательный режим записи, когда информация одного веду­щего передается сразу нескольким ведомым (здесь арбитраж не требуется). Сиг­нал, направленный одним устройством, доступен всем остальным устройствам, подключенным к шине.

  Английский эквивалент термина «шина» — «bus» — восходит к латинскому слову omnibus, означающему «для всего». Этим стремятся подчеркнуть, что шина ведет себя как магистраль, способная обеспечить всевозможные виды трафика.

studfiles.net

Шины и принципы их работы.

 

2.1.Шины

 

Шина - это группа проводников, соединяющих различные устройства. Шины

можно разделить на группы в соответствии с выполняемыми функциями. Они могут быть внутренними по отношению к процессору и служить для передачи данных в АЛУ и из АЛУ, а могут быть внешними по отношению к процессору и связывать процессор с памятью или устройствами ввода-вывода. Каждый тип шины обладает определенными свойствами, и к каждому из них предъявляются определенные требования. В этом и следующих разделах мы сосредоточимся на шинах, которые связывают центральный процессор с памятью и устройствами ввода-вывода. В следующей главе мы подробно рассмотрим внутренние шины процессора.

Первые персональные компьютеры имели одну внешнюю шину, которая называлась системной шиной. Она состояла из нескольких медных проводов (от 50 до 100), которые встраивались в материнскую плату. На материнской плате находились разъемы на одинаковых расстояниях друг от друга для микросхем памяти и устройств ввода-вывода. Современные персональные компьютеры обычно содержат специальную шину между центральным процессором и памятью и по крайней мере еще одну шину для устройств ввода-вывода. На рис. 3.32 изображена система с одной шиной памяти и одной шиной ввода-вывода.

В литературе шины обычно изображаются в виде жирных стрелок, как показано на этом рисунке. Разница между жирной и нежирной стрелкой небольшая. Когда все биты одного типа, например адресные или информационные, рисуется обычная стрелка. Когда включаются адресные линии, линии данных и управления, используется жирная стрелка.

Хотя разработчики процессоров могут использовать любой тип шины для микросхемы, должны быть введены четкие правила о том, как работает шина, и все устройства, связанные с шиной, должны подчиняться этим правилам, чтобы платы, которые выпускаются третьими лицами, подходили к системной шине. Эти правила называются протоколом шины. Кроме того, должны существовать определенные технические требования, чтобы платы от третьих производителей подходили к каркасу для печатных плат и имели разъемы, соответствующие материнской плате механически и с точки зрения мощностей, синхронизации и т. д.

 

 

Существует ряд широко используемых в компьютерном мире шин. Приведем

несколько примеров: Omnibus (PDP-8), Unibus (PDP-11), IBM PC (PC/XT), ISA (PC/AT), EISA (80386), MicroChannel (PC/2), PCI (различные персональные компьютеры), SCSI (различные персональные компьютеры и рабочие станции), Nubus (Macintosh), Universal Serial Bus (современные персональные компьютеры), FireWire (бытовая электроника), VME (оборудование в кабинетах физики) и Сагаас (физика высоких энергий). Может быть, все стало бы намного проще, если бы все шины, кроме одной, исчезли с поверхности Земли (или кроме двух). К сожалению, стандартизация в этой области кажется маловероятной, и уже вложено слишком много средств во все эти несовместимые системы.

Давайте начнем с того, как работают шины. Некоторые устройства, связанные с шиной, являются активными и могут инициировать передачу информации по шине, тогда как другие являются пассивными и ждут запросов. Активное устройство называется задающим устройством, пассивное - подчиненным устройством.

Когда центральный процессор требует от контроллера диска считать или записать блок информации, центральный процессор действует как задающее устройство, а контроллер диска - как подчиненное устройство. Контроллер диска может действовать как задающее устройство, когда он командует памяти принять слова, которые считал с диска. Несколько типичных комбинаций задающего и подчиненного устройств указаны в табл. 3.3. Память ни при каких обстоятельствах не может быть задающим устройством.

 

 

Двоичные сигналы, которые выдают устройства компьютера, часто недостаточно интенсивны, чтобы активизировать шину, особенно если она достаточно длинная и если к ней подсоединено много устройств. По этой причине большинство задающих устройств шины обычно связаны с ней через микросхему, которая называется драйвером шины, по существу являющуюся двоичным усилителем.

Сходным образом большинство подчиненных устройств связаны с шиной приемником шины. Для устройств, которые могут быть и задающим, и подчиненным устройством, используется приемопередатчик шины. Эти микросхемы взаимодействия с шиной часто являются устройствами с тремя состояниями, что дает им возможность отсоединяться, когда они не нужны. Иногда они подключаются через открытый коллектор, что дает сходный эффект. Когда одно или несколько устройств на открытом коллекторе требуют доступа к шине в одно и то же время, результатом является булева операция ИЛИ над всеми этими сигналами. Такое соглашение называется монтажным ИЛИ. В большинстве шин одни линии являются устройствами с тремя состояниями, а другие, которым требуется свойство монтажного ИЛИ, - открытым коллектором.

Как и процессор, шина имеет адресные линии, информационные линии и линии управления. Тем не менее между выводами процессора и сигналами шины может и не быть взаимно однозначного соответствия. Например, некоторые процессоры содержат три вывода, которые выдают сигнал чтения из памяти или записи в память, или чтения устройства ввода-вывода, или записи на устройство ввода-вывода, или какой-либо другой операции. Обычная шина может содержать одну линию для чтения из памяти, вторую линию для записи в память, третью – для чтения устройства ввода-вывода, четвертую - для записи на устройство ввода-вывода и т. д. Микросхема-декодер должна тогда связывать данный процессор с такой шиной, чтобы преобразовывать 3-битный кодированный сигнал в отдельные сигналы, которые могут управлять линиями шины.

Разработка шин и принципы действия шин - это достаточно сложные вопросы и по этому поводу написан ряд книг [128, 135,136]. Принципиальными вопросами в разработке являются ширина шины, синхронизация шины, арбитраж шины и функционирование шины. Все эти параметры существенно влияют на скорость и пропускную способность шины. В следующих четырех разделах мы рассмотрим каждый из них.

 

2.2.Принципы работы шины

 

До этого момента мы обсуждали только обычные циклы шины, когда задающее устройство (обычно центральный процессор) считывает информацию из подчиненного устройства (обычно из памяти) или записывает в него информацию. Однако существует еще несколько типов циклов шины. Давайте рассмотрим некоторые из них.

Обычно за раз передается одно слово. При использовании кэш-памяти жела-

тельно сразу вызывать всю строку кэш-памяти (то есть 16 последовательных 32-битных слов). Часто передача блоками может быть более эффективна, чем такая последовательная передача информации. Когда начинается чтение блока, задающее устройство сообщает подчиненному устройству, сколько слов нужно передать (например, помещая общее число слов на информационные линии в период Ti).

Вместо того чтобы выдать в ответ одно слово, задающее устройство выдает одно слово в течение каждого цикла до тех пор, пока не будет передано требуемое количество слов. На рис. 3.38 изображена такая же схема, как и на рис. 3.34, только здесь появился дополнительный сигнал BLOCK, который указывает, что запрашивается передача блока. В данном примере считывание блока из 4 слов занимает 6 циклов вместо 12.

 

 

Существуют также другие типы циклов шины. Например, если речь идет о системах с двумя или несколькими центральными процессорами на одной шине, нужно быть уверенным, что в конкретный момент только один центральный процессор может использовать определенную структуру данных в памяти. Чтобы упорядочить этот процесс, в памяти должна содержаться переменная, которая принимает значение 0, когда центральный процессор использует структуру данных, и 1, когда структура данных не используется. Если центральному процессору нужно получить доступ к структуре данных, он должен считать переменную, и если она равна О,

придать ей значение 1. Проблема заключается в том, что два центральных процессора могут считать переменную на последовательных циклах шины. Если каждый процессор видит, что переменная равна 0, а затем каждый процессор меняет значение переменной на 1, как будто только он один использует эту структуру данных, то такая последовательность событий ведет к хаосу.

Чтобы предотвратить такую ситуацию, в многопроцессорных системах предусмотрен специальный цикл шины, который дает возможность любому процессору считать слово из памяти, проверить и изменить его, а затем записать обратно в память; весь этот процесс происходит без освобождения шины. Такой цикл не дает возможности другим центральным процессорам использовать шину и, следовательно, мешать работе первого процессора.

Еще один важный цикл шины - цикл для осуществления прерываний. Когда

центральный процессор командует устройству ввода-вывода произвести какое-то действие, он ожидает прерывания после завершения работы. Для сигнала прерывания нужна шина.

Поскольку может сложиться ситуация, когда несколько устройств одновременно хотят произвести прерывание, здесь имеют место те же проблемы разрешения конфликтных ситуаций, что и в обычных циклах шины. Чтобы избежать таких проблем, нужно каждому устройству приписать определенный приоритет и использовать централизованный арбитр для распределения приоритетов. Существует стандартный контроллер прерываний, который широко используется. В компьютерах IBM PC и последующих моделях применяется микросхема Intel 8259А. Она изображена на рис. 3.39.

 

 

До восьми контроллеров ввода-вывода могут быть непосредственно связаны с восемью входами IRx (Interrupt Request - запрос прерывания) микросхемы 8259А. Когда любое из этих устройств хочет произвести прерывание, оно запускает свою линию входа Если активизируется один или несколько входов, контроллер 8259А выдает сигнал INT (INTerrupt - прерывание), который подается на соответствующий вход центрального процессора Когда центральный процессор способен произвести прерывание, он посылает микросхеме 8259А импульс через вывод INTA (INTerrupt Acknowledge - подтверждение прерывания) В этот момент микросхема 8259А должна определить, на какой именно вход поступил сигнал прерывания. Для этого она помещает номер входа на информационную шину. Эта операция

требует наличия особого цикла шины. Центральный процессор использует этот номер для обращения в таблицу указателей, которую называют таблицей векторов прерывания, чтобы найти адрес процедуры, производящей соответствующее прерывание

Микросхема 8259А содержит несколько регистров, которые центральный процессор может считывать и записывать, используя обычные циклы шины и выводы RD (ReaD - чтение), WR (WRite - запись), CS (Chip Select - выбор элемента памяти) и Xfl. Когда программное обеспечение обработало прерывание и готово получить следующее, оно записывает специальный код в один из регистров, который вызывает сброс сигнала INT микросхемой 8259А, если не появляется другая задержка прерывания Регистры также могут записываться для того, чтобы ввести микросхему 8259А в один из нескольких режимов, и для выполнения некоторых других функций

Когда присутствует более восьми устройств ввода-вывода, микросхемы 8259А могут быть соединены каскадно. В самой экстремальной ситуации все восемь входов могут быть связаны с выходами еще восьми микросхем 8259 А, соединяя до 64 устройств ввода-вывода в двухступенчатую систему прерывания Микросхема 8259А содержит несколько выводов для управления каскадированием, но мы их опустили ради простоты.

Хотя мы никоим образом не исчерпали все вопросы разработки шин, материал, изложенный выше, дает достаточно информации для общего понимания принципов работы шины и того, как центральный процессор взаимодействует с шиной А теперь мы перейдем от общего к частному и рассмотрим несколько конкретных примеров процессоров и их шин.

 

Похожие статьи:

poznayka.org

Основные процессорные шины.

Компьютеры Основные процессорные шины.

просмотров - 41

Классификация базовых шин ЭВМ.

Важно заметить, что для скоростей в битах используются десятичные приставки.

В современной традиции, байт считают равным восьми битам.

Соглашение.

Основные понятия и соглашения.

Введение. Классификация базовых шин ЭВМ.

Приложение 1. Пропускные способности интерфейсов передачи данных.

Основные последовательные шины ЭВМ.

Основные параллельные шины ЭВМ.

Основные процессорные шины.

Лекция 11. Шины и интерфейсы.

Основные вопросы:

1. Введение. Классификация базовых шин ЭВМ.

2. Краткая история шин ЭВМ.

Интерфе́йс (interface — поверхность раздела, перегородка) - совокупность средств, методов и правил (протоколов) взаимодействия (управления, контроля и т. д.) между элементами системы.

Компьютерная ши́на (computer bus, bidirectional universal switch - двунаправленный универсальный коммутатор) - в архитектуре компьютера подсистема, которая передаёт данные между функциональными блоками компьютера. Обычно шина управляется драйвером. В отличие от связи точка-точка, к шинœе можно подключить несколько устройств по одному набору проводников. Каждая шина определяет свой набор коннекторов (соединœений) для физического подключения устройств, карт и кабелœей.

Ранние компьютерные шины представляли собой параллельные электрические шины с несколькими подключениями, но сейчас данный термин используется для любых физических механизмов, предоставляющих такую же логическую функциональность, как параллельные компьютерные шины. Современные компьютерные шины используют как параллельные, так и последовательные соединœения и могут иметь параллельные (multidrop) и цепные (daisy chain) топологии. В случае USB и некоторых других шин могут также использоваться хабы (концентраторы).

По соглашению, скорость шин и сетевых интерфейсов указывается в бит/c (бит в секунду) или Б/c (байт в секунду).

Используемые в статье приставки СИ являются двоичными, а сокращения выполнены в соответствии с ГОСТ 8.417:

• 1 КБ = 1 024 байт

• 1 МБ = 1 024 КБ = 1 048 576 байт

• 1 ГБ = 1 024 МБ = 1 048 576 КБ = 1 073 741 824 байт

Так, Ethernet 10 ГБит/с подразумевает что интерфейс может передавать на скоростях до 1010 бит за секунду. для того чтобы посчитать скорость в байт/с, используя бинарные приставки, нужно (1010 / 8) / (1024 * 1024 * 1024) = 1.16415321826934814453125 ГБ/с.

Учитывая зависимость отназначения, основные шины ЭВМ можно классифицировать следующим образом:

· Back side bus (BSB) — шина кэш-памяти второго уровня в процессорах с двойной независимой шиной.

· Front Side Bus (FSB) — шина, обеспечивающая соединœение между x86-совместимым центральным процессором и внутренними устройствами ЭВМ.

· Direct Media Interface (DMI) — последовательная шина, разработанная фирмой Intel для соединœения южного моста (ICH) материнской платы c северным (MCH или GMCH).

· HyperTransport (HT) — это двунаправленная последовательно/параллельная компьютерная шина с высокой пропускной способностью и малыми задержками. Используется компаниями AMD и др.

· QuickPath Interconnect или просто QuickPath, (QPI) — последовательная шина для соединœения процессоров между собой и с чипсетом, разработанная фирмой Intel.Шина QuickPath была создана для замены применявшейся ранее шины Front Side Bus.

2. Основные внутренние шины (local bus, шины ввода-вывода).

· Industry Standard Architecture (ISA) — 8- или 16-разрядная шина ввода/вывода IBM PC-совместимых компьютеров.

· Extended Industry Standard Architecture (EISA) — шина для IBM-совместимых компьютеров, заменившая ISA.

· Peripheral component interconnect(PCI, взаимосвязь периферийных компонентов) — параллельная двунаправленная шина ввода/вывода для подключения внутренних устройств к материнской плате компьютера.

· PCI Express, или PCIe, или PCI-E (также известная как 3GIO for 3rd Generation I/OI) - компьютерная шина, использующая программную модель шины PCI и высокопроизводительный физический протокол, основанный на последовательной передаче данных.

Читайте также

  • - Основные процессорные шины.

    Классификация основных шин ЭВМ. Для скоростей в битах используются десятичные приставки. В современной традиции, байт считают равным восьми битам. Соглашение. Основные понятия и соглашения. Введение. Классификация основных шин ЭВМ. Приложение 1.... [читать подробенее]

  • oplib.ru

    Основные процессорные шины.

    Компьютеры Основные процессорные шины.

    просмотров - 40

    Классификация базовых шин ЭВМ.

    Важно заметить, что для скоростей в битах используются десятичные приставки.

    В современной традиции, байт считают равным восьми битам.

    Соглашение.

    Основные понятия и соглашения.

    Введение. Классификация базовых шин ЭВМ.

    Приложение 1. Пропускные способности интерфейсов передачи данных.

    Основные последовательные шины ЭВМ.

    Основные параллельные шины ЭВМ.

    Основные процессорные шины.

    Лекция 11. Шины и интерфейсы.

    Основные вопросы:

    1. Введение. Классификация базовых шин ЭВМ.

    2. Краткая история шин ЭВМ.

    Интерфе́йс (interface — поверхность раздела, перегородка) - совокупность средств, методов и правил (протоколов) взаимодействия (управления, контроля и т. д.) между элементами системы.

    Компьютерная ши́на (computer bus, bidirectional universal switch - двунаправленный универсальный коммутатор) - в архитектуре компьютера подсистема, которая передаёт данные между функциональными блоками компьютера. Обычно шина управляется драйвером. В отличие от связи точка-точка, к шинœе можно подключить несколько устройств по одному набору проводников. Каждая шина определяет свой набор коннекторов (соединœений) для физического подключения устройств, карт и кабелœей.

    Ранние компьютерные шины представляли собой параллельные электрические шины с несколькими подключениями, но сейчас данный термин используется для любых физических механизмов, предоставляющих такую же логическую функциональность, как параллельные компьютерные шины. Современные компьютерные шины используют как параллельные, так и последовательные соединœения и могут иметь параллельные (multidrop) и цепные (daisy chain) топологии. В случае USB и некоторых других шин могут также использоваться хабы (концентраторы).

    По соглашению, скорость шин и сетевых интерфейсов указывается в бит/c (бит в секунду) или Б/c (байт в секунду).

    Используемые в статье приставки СИ являются двоичными, а сокращения выполнены в соответствии с ГОСТ 8.417:

    • 1 КБ = 1 024 байт

    • 1 МБ = 1 024 КБ = 1 048 576 байт

    • 1 ГБ = 1 024 МБ = 1 048 576 КБ = 1 073 741 824 байт

    Так, Ethernet 10 ГБит/с подразумевает что интерфейс может передавать на скоростях до 1010 бит за секунду. для того чтобы посчитать скорость в байт/с, используя бинарные приставки, нужно (1010 / 8) / (1024 * 1024 * 1024) = 1.16415321826934814453125 ГБ/с.

    Учитывая зависимость отназначения, основные шины ЭВМ можно классифицировать следующим образом:

    · Back side bus (BSB) — шина кэш-памяти второго уровня в процессорах с двойной независимой шиной.

    · Front Side Bus (FSB) — шина, обеспечивающая соединœение между x86-совместимым центральным процессором и внутренними устройствами ЭВМ.

    · Direct Media Interface (DMI) — последовательная шина, разработанная фирмой Intel для соединœения южного моста (ICH) материнской платы c северным (MCH или GMCH).

    · HyperTransport (HT) — это двунаправленная последовательно/параллельная компьютерная шина с высокой пропускной способностью и малыми задержками. Используется компаниями AMD и др.

    · QuickPath Interconnect или просто QuickPath, (QPI) — последовательная шина для соединœения процессоров между собой и с чипсетом, разработанная фирмой Intel.Шина QuickPath была создана для замены применявшейся ранее шины Front Side Bus.

    2. Основные внутренние шины (local bus, шины ввода-вывода).

    · Industry Standard Architecture (ISA) — 8- или 16-разрядная шина ввода/вывода IBM PC-совместимых компьютеров.

    · Extended Industry Standard Architecture (EISA) — шина для IBM-совместимых компьютеров, заменившая ISA.

    · Peripheral component interconnect(PCI, взаимосвязь периферийных компонентов) — параллельная двунаправленная шина ввода/вывода для подключения внутренних устройств к материнской плате компьютера.

    · PCI Express, или PCIe, или PCI-E (также известная как 3GIO for 3rd Generation I/OI) - компьютерная шина, использующая программную модель шины PCI и высокопроизводительный физический протокол, основанный на последовательной передаче данных.

    Читайте также

  • - Основные процессорные шины.

    Классификация основных шин ЭВМ. Для скоростей в битах используются десятичные приставки. В современной традиции, байт считают равным восьми битам. Соглашение. Основные понятия и соглашения. Введение. Классификация основных шин ЭВМ. Приложение 1.... [читать подробенее]

  • oplib.ru

    158 Глава 4. Организация шин                                                 ,

    В данной главе рассматриваются только общие вопросы, касающиеся органи­зации, функционирования и применения шин, без ориентации на конкретные реа­лизации.

    Типы шин

    Важным критерием, определяющим характеристики шины, может служить ее це- ; левое назначение. По этому критерию можно выделить:

    •    шины «процессор-память»;

    •    шины ввода/вывода;

    •   системные шины.

    Шина «процессор-память»

    Шина «процессор-память» обеспечивает непосредственную связь между централь­ным процессором (ЦП) вычислительной машины и основной памятью (ОП). В со-} временных микропроцессорах такую шину часто называют шиной переднего плана и обозначают аббревиатурой FSB (Front-Side Bus). Интенсивный трафик между ■ процессором и памятью требует, чтобы полоса пропускания шины, то есть количе-:] ство информации, проходящей по шине в единицу времени, была наибольшей..: Роль этой шины иногда выполняет системная шина (см. ниже), однако в пла- . не эффективности значительно выгоднее, если обмен между ЦП и ОП ведется i по отдельной шине. К рассматриваемому виду можно отнести также шину, свя-; зывающую процессор с кэш-памятью второго уровня, известную как шина зад-' него плана — BSB (Back-Side Bus). BSB позволяет вести обмен с большей ско- J ростью, чем FSB, и полностью реализовать возможности более скоростной] кэш-памяти.                                                                                                       ;

    Поскольку в фон-неймановских машинах именно обмен между процессором & и памятью во многом определяет быстродействие ВМ, разработчики уделяют свя­зи ЦП с памятью особое внимание. Для обеспечения максимальной пропускной способности шины «процессор-память» всегда проектируются с учетом особенно-j стей организации системы памяти, а длина шины делается по возможности мини­мальной.

    \

    Шина ввода/вывода

    . .                       ■                                    .                ■                                                                                                                                                            i

    Шина ввода/вывода служит для соединения процессора (памяти) с устройствами ввода/вывода (УВВ). Учитывая разнообразие таких устройств, шины ввода/вы­вода унифицируются и стандартизируются. Связи с большинством УВВ (но не] с видеосистемами) не требуют от шины высокой пропускной способности. При проектировании шин ввода/вывода в учет берутся стоимость конструктива и со­единительных разъемов. Такие шины содержат меньше линий по сравнению с ва- ' риантом «процессор-Память», но длина линий может быть весьма большой. Ти­пичными примерами подобных шин могут служить шины PCI и SCSI.

    henu3gu.narod.ru

    ШИНА ПРОЦЕССОРА на Ремонт и upgrade компьютеров своими руками

     

    Если у вас появятся вопросы, не освещенные на нашем сайте, вы можете задать вопрос непосредственно нашим специалистам по электронной почте: [email protected]

     

      

     

    Эта шина соединяет процессор с компонентом набора микросхем North Bridge или Memory Controller Hub. Она работает на частотах 66–200 МГц. Используется для передачи данных между процессором и основной системной шиной или между процессором и внешней кэш-памятью в системах на базе процессоров пятого поколения. Взаимодействие шин в типичном компьютере на базе процессора Pentium (Socket 7) отображено на рис. 4.34.

    В системах, созданных на основе процессоров Socket 7, внешняя кэш-память второго уровня установлена на системной плате и соединена с шиной процессора, которая работает на частоте системной платы (обычно от 66 до 100 МГц). Таким образом, при появлении процессоров Socket 7 с более высокой тактовой частотой, рабочая частота кэш-памяти осталась равной сравнительно низкой частоте системной платы. к примеру, в наиболее модулей интерфейсы8 Рис. 4.34. Архитектура инфраструктуры на базе процессора Pentium (Socket 7) быстродействующих системах Intel Socket 7 частота процессора равна 233 МГц, а частота шины процессора при множителе 3,5х достигает только 66 МГц. Следовательно, кэшпамять второго уровня также работает на частоте 66 МГц. Возьмем, к примеру, систему Socket 7, использующую процессоры AMD К6–2 550, работающие на частоте 550 МГц, — при множителе 5,5х частота шины процессора равна 100 МГц. Следовательно, в этих системах частота кэш-памяти второго уровня достигает только 100 МГц. Проблема медленной кэш-памяти второго уровня была решена в процессорах класса Р6, таких, как Pentium Pro, Pentium II, Celeron, Pentium III, а также AMD Athlon и Duron. В этих процессорах использовались разъемы Socket 8, Slot 1, Slot 2, Slot A, Socket А или Socket 370. Кроме того, кэш-память второго уровня была перенесена с системной платы непосредственно в процессор и соединена с процессором с помощью встроенной шины. Включение кэш-памяти второго уровня в процессор позволило значительно повысить ее скорость. В современных процессорах кэш-память расположена непосредственно в кристалле процессора, т. е. работает с частотой процессора. В более ранних версиях, кэш-память второго уровня находилась в отдельной микросхеме, интегрированной в корпус процессора, и работала с частотой, равной 1/2,2/5 или 1/3 частоты процессора. Однако даже в этом случае скорость интегрированной кэш-памяти была значительно выше, чем скорость внешнего кэша, ограниченного частотой системной платы Socket 7. На рис. 4.35 отображена архитектура типичной инфраструктуры Slot 1 (или Slot А) со встроенной кэш-памятью второго уровня, частота той равна половинной частоте процессора. Повышение частоты шины процессора с 66 до 100 Мгц привело, в свою очередь, к увеличению пропускной способности до 800 Мбайт/с. Обратите внимание, что в большинство систем была включена поддержка AGP Частота стандартного интерфейса AGP равна 66 МГц (т. е. вдвое больше скорости PCI), но большинство этих систем поддерживают AGP 2х, быстродействие того вдвое выше стандартного AGP, что приводит к повышению пропускной способности до 533 Мбайт/с. Кроме того, в этих системах обычно использовались модули памяти PC 100 SDRAM DIMM, скорость передачи данных которых равна 800 Мбайт/с. В системах Pentium III и Celeron, разъем Slot 1 уступил место гнезду Socket 370. Это было связано, главным образом, с тем, что более современные процессоры содержат в себе встроенную кэш-память второго уровня (работающую на полной частоте ядра), а значит, исчезла потребность в дорогом корпусе, содержащем несколько микросхем. Скорость шины процессора увеличилась до 133 МГц, что повлекло за собой повышение пропускной способности до 1066 Мбайт/с. В современных системах используется уже AGP 4х со скоростью передачи данных 1066 Мбайт/с. На рис. 4.36 отображена архитектура типичной инфраструктуры Socket 370. Обратите внимание на hub-архитектуру Intel, используемую вместо традиционной архитектуры North/South Bridge. В этой конструкции основное соединение между компонентами набора микросхем было перенесено в выделенный hub-интерфейс со скоростью передачи данных 266 Мбайт/с (вдвое больше, чем у шины PCI), что позволило устройствам PCI использовать полную, без учета компонента South Bridge, пропускную способность шины PCI. Кроме того, микросхема Flash ROM BIOS, называемая теперь Firmware Hub, соединяется с системой через шину LPC. Как уже отмечалось, в архитектуре North/South Bridge для этого использовалась микросхема Super I/O. В большинстве систем для соединения микросхемы Super I/O вместо шины ISA теперь используется шина LPC. При этом hub-архитектура позволяет отказаться от использования Super I/O. Порты, поддерживаемые микросхемой Super I/O, называются стандартными (legacy) портами, поэтому модулей интерфейсы9 Рис. 4.35. Архитектура инфраструктуры на базе процессора Pentium II (Slot 1) конструкция без Super I/O получила название нестандартной (legacy-free) инфраструктуры. В такой системе устройства, использующие стандартные порты, должны быть подсоединены к компьютеру с помощью шины USB. В этих системах обычно используется два контроллера и до четырех общих портов (дополнительные порты могут быть подключены к узлам USB). В системах, созданных на базе процессоров AMD, применена конструкция Socket А, в той используются более быстрые, по сравнению с Socket 370, процессор и шины памяти, но все еще сохраняется конструкция North/South Bridge. Архитектура типичной инфраструктуры Socket A (Athlon/Duron) отображена на рис. 4.37. Обратите внимание на быстродействующую шину процессора, частота той достигает 266 МГц (пропускная способность 2 133 Мбайт/с), а также на используемые модули памяти DDR SDRAM DIMM, которые поддерживают аналогичную пропускную способность (т. е. 2 133 Мбайт/с). Также стандартом которые0 Рис. 4.36. Архитектура инфраструктуры на базе процессора Pentium Ill/Celeron (Socket 370) рекомендуется заметить, что большинство компонентов South Bridge включают в себя функции, свойственные микросхемам Super I/O. Эти микросхемы получили название Super South Bridge. Система Pentium 4 (Socket 423 или Socket 478), созданная на основе hub-архитектуры, отображена на рис. 4.38. Основной особенностью этой конструкции является шина процессора с тактовой частотой 400 или 533 МГц и пропускной способностью соответственно 3 200 или 4266 Мбайт/с. Сегодня это самая быстродействующая шина. Также обратите внимание на двухканальные модули РС-800 RDRAM RIMM, пропускная способность которых (3 200 Мбайт/с) соответствует пропускной способности шины процессора, что позволяет максимально повысить производительность инфраструктуры. В более производительных системах, включающих в себя шину с пропускной способностью 4266 Мбайт/с, используются двухканальные модули RIM-4200 с тактовой частотой 1 066 МГц, благодаря СОВМЕСТИМОСТЬ SiS730S Рис. 4.37. Архитектура инфраструктуры на базе процессоров Athlon/Duron (Socket А) чему общая пропускная способность шины памяти достигает 4 266 Мбайт/с. Соответствие пропускной способности шины памяти рабочим параметрам шины процессора является условием оптимальной работы. Поскольку шина процессора должна обмениваться информацией с процессором с максимально высокой скоростью, в компьютере она функционирует намного быстрее любой другой шины. Сигнальные линии (линии электрической связи), представляющие шину, предназначены для передачи данных, адресов и сигналов управления между отдельными компонентами компьютера. к примеру, в компьютере с процессором Pentium шина состоит из 64 линий данных, 32 линий адреса и соответствующих линий управления. Компьютеры с процессорами Pentium Pro и Pentium II имеют по 36 линий адреса. Тактовая частота, используемая для передачи данных по шине процессора, соответствует его внешней частоте. Это рекомендуется учитывать, поскольку в большинстве процессоров внутренняя тактовая частота, определяющая скорость работы внутренних блоков, может превышать внешнюю. Так, к примеру, Celeron 766 имеет внутреннюю частоту процессора 766 МГц, в то время как внешняя частота составляет всего 66 МГц. Процессор создали хранение Рис. 4.38. Архитектура инфраструктуры на базе процессора Pentium 4 (Socket 423) Pentium III 1 ГГц имеет внутреннюю частоту 1 ГГц, в то время как внешняя частота составляет всего 133 МГц. В большинстве современных компьютеров соотношение частоты процессора и частоты шины соответствует одному из коэффициентов: 1,5х, 2х, 2,5х, Зх и т. д. Шина процессора, подключенная к процессору, по каждой линии данных может передавать один бит данных в течение одного или двух периодов тактовой частоты. Таким образом, в компьютерах с современными процессорами за один такт передается 64 бит. Для определения скорости передачи данных по шине процессора необходимо умножить разрядность шины данных (64 для Celeron/Pentium Ш/4 или Athlon/Duron) на тактовую частоту шины (она равна базовой (внешней) тактовой частоте процессора). к примеру, при использовании процессора Pentium III с тактовой частой 1,13 ГГц, установленного на системной плате, частота той равна 133 МГц, максимальная мгно— венная скорость передачи данных будет достигать примерно 1066 Мбайт/с. Этот результат можно получить, используя следующую формулу: 133,33 МГц х 8 байт (64 бит) = 1066 Мбайт/с. Для инфраструктуры Athlon (Socket А) получится следующее: 266,66 МГц х 8 байт (64 бит) = 2133 Мбайт/с. И для инфраструктуры Pentium 4 (Socket 423/478): 400 МГц х 8 байт (64 бит) = 3200 Мбайт/с; 533,33 МГц х 8 байт (64 бит) = 4 266 Мбайт/с. Скорость передачи данных, называемая также пропускной способностью шины (bandwidth) процессора, представляет собой максимальную скорость передачи данных. Параметры различных шин процессора, включая скорость передачи данных, приведены в табл. 4.22. .

               

     

     

    Вся информация собрана из открытых источников. При испльзовании материалов, размещайте ссылку на источник.

    upgradecomputer.narod.ru


    Смотрите также